【產業(yè)鏈系列文章】芯片產業(yè)鏈上市公司盤點之EDA軟件與IP核篇【產業(yè)鏈系列文章】芯片產業(yè)鏈上市公司盤點之EDA軟件與IP核篇
日期：
2022-01-27
導語：在《芯片產業(yè)鏈上市公司盤點之IC設計篇》中，我們?yōu)榇蠹医榻B了芯片在設計環(huán)節(jié)的流程和廠商。芯片設計可大致分為規(guī)格制定、邏輯合成和電路布局三個環(huán)節(jié)，如果把芯片比作一座大廈的話，IC設計的產出就是大廈的設計圖紙，EDA軟件就是繪制這張圖紙的操作工具，只不過相比于建筑設計，IC設計的復雜度要高得多。
芯片的設計涉及功能、算法、協(xié)議等等，利用EDA軟件工具，IC設計工程師們能夠實現(xiàn)從功能模塊拆解、電路設計、性能分析到輸出IC版圖或PCB版圖的整個過程。一顆芯片上有數億到十億以上的晶體管，設計的過程要持續(xù)模擬和驗證，有了EDA軟件，芯片設計工作的效率可以大大提高。同時，EDA軟件工具在芯片制造和封測環(huán)節(jié)也有應用。IP核是芯片上具有較為獨立的功能模塊的成熟設計，可編輯，可復用，IC設計環(huán)節(jié)通常會評估整體設計成本來進行IP的外采。IP核的模式進一步提高了IC設計過程的整體效率。
一、EDA軟件與IP核在全產業(yè)鏈中所處位置
半導體產業(yè)鏈可大致分為設計、晶圓制造與封裝測試三大環(huán)節(jié)，芯片設計環(huán)節(jié)產出各類芯片的設計版圖，晶圓制造環(huán)節(jié)根據設計版圖進行掩膜制作，形成模版，并在晶圓上進行加工，封裝測試環(huán)節(jié)對生產出來的合格晶圓進行切割、焊線、塑封，并對封裝完成的芯片進行性能測試。
?
在芯片設計的過程中，EDA軟件與IP核已成為廣泛使用的必備工具。EDA是 Electronic?Design Automation的簡稱，即電子設計自動化。運用EDA?設計方式形成的工具我們稱為EDA軟件。EDA軟件使得作圖環(huán)節(jié)自動化并對設計完成的電路圖進行實時模擬與仿真分析，將設計師從繁瑣的畫圖作業(yè)中解放出來，專注于理解芯片功能需求與進行邏輯設計；仿真分析使得芯片在設計階段盡可能實現(xiàn)貼近實際物理效果的驗證，降低設計企業(yè)流片試產失敗的風險，減少不必要的重復工作與費用支出。
IP核指芯片設計中預先設計完成并經過驗證的標準化功能模塊，通過使用IP核，設計人員無需從0開始對所有細節(jié)進行重新設計，而是借助特定的IP核經調整后快速完成某個模塊的設計，大幅降低了芯片設計周期與設計難度。
?
集成電路發(fā)展早期，產品結構簡單，設計師可通過手動作圖滿足設計要求。摩爾定律在現(xiàn)實中不斷得到驗證，單位面積晶圓集成的晶體管數量不斷上升，作圖量與難度猛增推動設計工具的不斷發(fā)展。20世紀70年代可編程邏輯技術出現(xiàn)，開發(fā)人員開始了將設計流程自動化的嘗試，硬件描述語言VHDL與Verilog隨之產生，開發(fā)人員使用硬件描述語言完成對設計邏輯的描述后將代碼輸入電子設計自動化軟件中即可自動生成電路圖，EDA軟件開始出現(xiàn)并商業(yè)化。
?
隨著集成電路設計的不斷發(fā)展，EDA軟件不僅能夠在設計環(huán)節(jié)輔助開發(fā)者進行設計，亦能夠對設計完成的電路圖進行仿真分析，模擬電路制成后的實際運作，使開發(fā)者能夠在試產前盡可能發(fā)現(xiàn)錯漏，從而實現(xiàn)電路的優(yōu)化設計。芯片設計完成后的試產環(huán)節(jié)（流片）意義重大，流片失敗意味著返工重新進行設計與再一次支付高昂的流片費用。EDA軟件也在制造環(huán)節(jié)中得到應用，晶圓制造商通過EDA軟件對自身的產品進行建模并將模型發(fā)送至各芯片設計企業(yè)，使芯片設計企業(yè)能夠將代工廠商的技術工藝特點考慮到設計中，加強了芯片產業(yè)鏈上下游的協(xié)同。在EDA軟件迅速發(fā)展的同時，芯片設計的另一重要工具IP核也得到了廣泛應用。隨著集成電路功能復雜化與產品推新周期縮短的趨勢顯現(xiàn)，半導體領域出現(xiàn)獨立IP廠商，獨立IP廠商為芯片設計企業(yè)直接提供經過驗證的IP模塊庫，設計企業(yè)的開發(fā)者無需從頭設計，而是直接調用特定功能模塊，經過調整后便可實現(xiàn)所需功能，芯片設計企業(yè)可將其余人力物力傾斜于產品定義、系統(tǒng)架構、市場營銷等環(huán)節(jié)。
為了更好地理解IP核的邏輯，我們可將IP核類比為汽車生產過程的動力系統(tǒng)、轉向系統(tǒng)、懸架系統(tǒng)、車身系統(tǒng)等部分，主機廠并不進行所有汽車零部件的生產，而是將大部分零部件外包給一級與二級供應商，自身則專注于動力系統(tǒng)與組裝技術的研發(fā)，并在生產過程中將汽車的所有零部件進行協(xié)同優(yōu)化與系統(tǒng)集成。IP模塊庫的使用極大降低了設計的難度與時間周期，芯片設計由電路設計轉變?yōu)橄到y(tǒng)設計。
按開發(fā)程度進行分類，IP核的分類如下圖所示，開發(fā)程度越高的IP核，后期可編輯程度越低，而可預見性更高。
?
二、EDA軟件、IP核主要上市公司匯總
EDA與IP核行業(yè)均為集中度極高的寡頭壟斷市場，根據賽迪智庫2020年統(tǒng)計數據，國際三巨頭Synopsys、cadence與西門子旗下子公司Mentor?Graphic占有國內78%的市場份額，海外EDA軟件企業(yè)占有國內至少86%的市場份額。在IP核領域，ARM、Synopsys與Cadence占有全球66%的市場份額，國內龍頭芯原股份在全球市占率為2%。
?
目前，國內EDA軟件與IP核相關上市公司分別有華大九天、概倫電子與芯原股份，三家公司均于2021年在科創(chuàng)板上市。
公司簡稱 | 股票代碼 | 主營業(yè)務 | 類別 |
華大九天 | A21150.SH | 公司主要產品包括模擬電路設計全流程EDA工具系統(tǒng)、數字電路設計EDA工具、平板顯示電路設計全流程EDA工具系統(tǒng)和晶圓制造EDA工具等EDA工具軟件產品。 | EDA軟件：模擬電路設計全流程EDA軟件、數字電路設計EDA軟件、平板顯示電路設計全流程EDA軟件。晶圓制造EDA工具 |
概倫電子 | 688206.SH | 公司主要產品及服務包括制造類EDA工具、設計類EDA工具、半導體器件特性測試儀器和半導體工程服務等， | EDA軟件：設計和制造類EDA軟件 |
芯原股份 | 688521.SH | 公司是一家依托自主半導體IP，為客戶提供平臺化、全方位、一站式芯片定制服務和半導體IP授權服務的企業(yè)。 | IP核 |
三、芯片設計行業(yè)主要上市公司財務概覽
國內EDA與IP核領域企業(yè)的發(fā)展面臨較大困難，除缺乏資金與人才外更缺乏下游產業(yè)的支持。芯片設計的每一環(huán)節(jié)高度關聯(lián)，海外三巨頭經過長時間發(fā)展已形成覆蓋面完整的工具鏈條，使下游廠商對其具有極大的黏性。國內企業(yè)目前僅能提供部分領域產品，獲得客戶較難，因而更難獲得足夠的下游數據改良迭代自身產品，與三巨頭的差距不斷增大。國內半導體IP巨頭芯原股份依舊處于虧損狀態(tài)。
公司簡稱 | 2021年上半年營業(yè)收入（億元） | 2021年上半年毛利率 | 動態(tài)市盈率（2022年1月11日） |
華大九天 | 1.82 | 88.46%（全產品） | / |
概倫電子 | 0.54 | 100% | 717.16 |
芯原股份 | 2.14 | 96.69% | 虧損 |
四、芯片設計行業(yè)主要上市公司近期動態(tài)
?
公司簡稱 | 2021年動向 |
華大九天 | 已過會，預計募資25.51億元，其中5億元用于電路仿真及數字分析優(yōu)化EDA工具升級項目；2.9億元用于模擬設計及驗證EDA工具升級項目；4.3億元用于面向特定類型芯片設計的EDA工具開發(fā)項目；5.6億元用于數字設計綜合及驗證EDA工具開發(fā)項目 |
概倫電子 | 公司成功上市募資12.09億元，其中3.8億元用于建模及仿真系統(tǒng)升級建設項目；3.4億元用于設計工藝協(xié)同優(yōu)化；2.5億元用于建設研發(fā)中心；1.5億元用于投資并購；剩余補充流動資金 |
芯原股份 | 公司開發(fā)的基于高性能總線架構和FLC終極內存/緩存技術的可復用的ASIC軟硬件平臺在2021年上半年完成流片。 |